1、数据发送统一换成DMA; 2、新增DMA接收与处理,使用宏定义对其进行封装; 3、新增“开始接收”、“接收完成”、“发送完成”时刻捕获,并对延迟时间进行了计算; |
||
---|---|---|
.vscode | ||
App | ||
Core | ||
Drivers | ||
LVGL | ||
MDK-ARM | ||
Middlewares/Third_Party/FreeRTOS/Source | ||
Utils | ||
.mxproject | ||
signal_generator.ioc |
1、数据发送统一换成DMA; 2、新增DMA接收与处理,使用宏定义对其进行封装; 3、新增“开始接收”、“接收完成”、“发送完成”时刻捕获,并对延迟时间进行了计算; |
||
---|---|---|
.vscode | ||
App | ||
Core | ||
Drivers | ||
LVGL | ||
MDK-ARM | ||
Middlewares/Third_Party/FreeRTOS/Source | ||
Utils | ||
.mxproject | ||
signal_generator.ioc |